Witam
Mam kilka pytań dotyczących szyny QPI w procesorach Intel i7 po przeczytaniu artykułu na portalu:
----> http://nvision.pl/art-220-2/Intel_Core_ … anych.html
Pytanie 1. Dotyczy trochę zintegrowanego kontrolera pamięci, no ale cóż…
W artykule:
----> http://nvision.pl/art-220-3/Intel_Core_ … mieci.html
Jest napisane:
Pytanie 1-1. To “potrojenie maks. przepustowości pamięci w stosunku do jednokanałowego dostępu” to rozumiem - czyli, że 3krotnie większa przepustowość jest niż wtedy kiedy jest tylko 1 kanał - tzn np. 1 kość 1GB - o to chodzi ?
Pytanie 1-2. A co do trójkanałowej obsługi pamięci - to we wcześniejszych szynach danych np. w FSB lub HyperTransport tego nie było - tzn. nie mogło być np. 3 kości - np. 3 x 1 GB = 3 GB?
Pytanie 1-3. A jeżeli chodzi o:
2 moduły pamięci N x 3 kanały - gdzie N to suma wielkości 2 modułów. Czyli np. jeżeli N = 8 GB (2 moduły po 4 GB) to:
Suma całkowita = 8 GB x 3 = 24 GB - o to chodzi tak ?
Pytanie 2. Dotyczy już QPI…
Nie wiem jak w sumie łącznie ścieżek jest 84.
Czyli odpowiedni rysunek (mojego autorstwa) jest taki:
1 linia = 2 ścieżki
2 linie = 4 ścieżki
Teraz pozostaje tylko pytanie ile jest linii w układzie QPI… Odpowiedź jest dalej:
Można z tego wywnioskować, że jest 20 linii.
20 linii x 2 ścieżki = 40 ścieżek !
A nie 84…
84 : 2 = 42 Wg tego jest 42 linie.
Więc jak z tym jest w końcu ^^
Wiem, że pytam się zawile, ale chciałbym to zrozumieć - z czystej ciekawości
PS. Jak będziecie odpowiadać to piszecie np. Ad. 1-2, Ad. 2 - żebym się nie pogubił w odpowiedziach