Kilka pytań dotyczących nowej szyny danych Intela - QPI

Witam :slight_smile:

Mam kilka pytań dotyczących szyny QPI w procesorach Intel i7 po przeczytaniu artykułu na portalu:

----> http://nvision.pl/art-220-2/Intel_Core_ … anych.html

Pytanie 1. Dotyczy trochę zintegrowanego kontrolera pamięci, no ale cóż…

W artykule:

----> http://nvision.pl/art-220-3/Intel_Core_ … mieci.html

Jest napisane:

Pytanie 1-1. To “potrojenie maks. przepustowości pamięci w stosunku do jednokanałowego dostępu” to rozumiem - czyli, że 3krotnie większa przepustowość jest niż wtedy kiedy jest tylko 1 kanał - tzn np. 1 kość 1GB - o to chodzi ?

Pytanie 1-2. A co do trójkanałowej obsługi pamięci - to we wcześniejszych szynach danych np. w FSB lub HyperTransport tego nie było - tzn. nie mogło być np. 3 kości - np. 3 x 1 GB = 3 GB?

Pytanie 1-3. A jeżeli chodzi o:

2 moduły pamięci N x 3 kanały - gdzie N to suma wielkości 2 modułów. Czyli np. jeżeli N = 8 GB (2 moduły po 4 GB) to:

Suma całkowita = 8 GB x 3 = 24 GB - o to chodzi tak ?

Pytanie 2. Dotyczy już QPI…

Nie wiem jak w sumie łącznie ścieżek jest 84.

Czyli odpowiedni rysunek (mojego autorstwa) jest taki:

test5e50.jpg

1 linia = 2 ścieżki

2 linie = 4 ścieżki

Teraz pozostaje tylko pytanie ile jest linii w układzie QPI… Odpowiedź jest dalej:

Można z tego wywnioskować, że jest 20 linii.

20 linii x 2 ścieżki = 40 ścieżek !

A nie 84…

84 : 2 = 42 Wg tego jest 42 linie.

Więc jak z tym jest w końcu ^^

Wiem, że pytam się zawile, ale chciałbym to zrozumieć - z czystej ciekawości :stuck_out_tongue:

PS. Jak będziecie odpowiadać to piszecie np. Ad. 1-2, Ad. 2 - żebym się nie pogubił w odpowiedziach :slight_smile:

Na początek, to czytałeś http://www.egielda.com.pl/?str=art&id=4601 i http://pclab.pl/art34180.html ? Pierwsze strony mówią o tym o co pytasz. Przeczytaj i jak dalej nie będziesz rozumiał to wróć i napisz które kwestie dalej są niejasne.

Nie rozumiem 3 kwestii…

1. W 2 - gim artykule, czyli w:

:arrow: http://pclab.pl/art34180-2.html

Jest fragment:

A niżej jest coś takiego:

Więc, gdzie jest w końcu ten kontroler PCI Express - w procesorze czy w IOH (czyli w mostku północnym) :?:

2.

Czyli wynika z tego, że “podstawowa” np. karta graficzna łączy się za pośrednictwem mostka północnego z procesorem. A “dodatkowe” karty graficzne łączą się za pośrednictwem mostka południowego, północnego, aż w końcu z procesorem - tak to wygląda :?:

Aha jeszcze mam pytanie odnośnie tego procesora Lynnfield - co to jest bo nigdy się nie spotkałem z taką nazwą, nie ma jej też na Wikipedii :?:

3. Procesor i7 opiera się na architekturze Nehalem. A Bloomfield to jego nazwa (procesora) kodowa :?:

http://r1.pclab.pl/zdjecia/artykuly/mbr … iagram.png http://www.egielda.com.pl/images/art/b2 … 928691.jpg http://www.egielda.com.pl/images/art/c8 … 5ba273.jpg

W pclabie pomylili się w tamtym zdaniu, oczywiście kontroler PCI Express znajduje się w IOH (tak samo jak u AMD mostek północny odpowiada za obsługę urządzeń na tych gniazdach).

Chodzi tu o różne gniazda: mostek północny obsługuje gniazda “PCI Express 2.0 Graphics”, do których podłączamy karty graficzne (w konfiguracji 1x16 / 2x16 / 4x8), natomiast mostek południowy zajmuje się “PCI Express x1” do którego podłączamy urządzenia typu karty muzycznej np. ASUS Xonar DX/XD. Mostek południowy oczywiście obsługuje jeszcze inne rzeczy, które zostały już wymienione i połączeniem DMI łączy się z mostkiem północnym, a następnie przez QPI dociera do procesora.

2./3.

Nehalem to nazwa kodowa Core i7

Bloomfield to prawdziwa nazwa obecnych Core i7

Core i7 jest nazwą handlową nowych procesorów

Lynnfield i Havendale to procesory budżetowe Core i7, które jeszcze nie miały swojej premiery

Wszystko jasne? Czy może ja też gdzieś się pomyliłem? :slight_smile:

ktore prawdopodobnie beda mialy nazwe core i5

Faktycznie… :slight_smile:

Czyli coś w sumie na zasadzie Core Duo i Core 2 Duo - taka kastracja.